## JP10313161

WIRING BOARD

Abstract:

Abstract of JP10313161

PROBLEM TO BE SOLVED: To improve adhesion by forming a land having a height not less than that of a wiring pattern at a slightly wide area from a mounting region to block adhesives from extruding at the time of compression bonding of a chip. SOLUTION: A land 4D forming a part of the wiring pattern on a board 4A is formed in an area, slightly larger than the projection area of a chip on the board 4A. When the chip 5A is compressively bonded through an anisotropically conductive adhesive 6A on a wiring pattern 4C, the adhesive 6A extrudes from the periphery of the mounting area due to the heat and pressure applied to the chip 5A, but is blocked by the land 4D having a thickness not less than that of wiring patterns 4a, 42 on the board 4A, resulting in the deposit of the adhesive to the outer wall of the chip 5A. This increases the adhesion area of the anisotropically conductive adhesive 6A and improves the adhesion.

Data supplied from the esp@cenet database - Worldwide

Courtesy of http://v3.espacenet.com

This Patent PDF Generated by Patent Fetcher(TM), a service of Stroke of Color, Inc.

### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

## (11)特許出願公開番号

# 特開平10-313161

(43)公開日 平成10年(1998)11月24日

(51) Int.Cl. <sup>6</sup>		識別記号
H05K	1/18	
	3/32	

平成9年(1997)5月12日

F I H 0 5 K 1/18 3/32

J B

### 審査請求 未請求 請求項の数1 OL (全 4 頁)

(21)出願番号 特顯	質平9-120775
-------------	------------

(71)出顧人 000004455

日立化成工業株式会社

東京都新宿区西新宿2丁目1番1号 (72)発明者 堂河内 久司

茨城県下館市大字五所宮1150番地 日立化

成工業株式会社五所宮工場内

(74)代理人 弁理士 若林 邦彦


## (54)【発明の名称】 配線基板

## (57)【要約】

(22)出願日

【課題】チップ部品の電極と基板上の配線パターンの圧 着接合の際、チップ部品と配線パターン及び基板との密 着力向上を図ること。

【解決手段】チップ部品の表面に形成された電極を基板上の実装領域に設けられた配線パターンの一部に圧着接合するようになされた配線基板において、前記基板上のチップ部品の投影面積より僅かに大きな範囲に、前記基板の配線パターンの一部で形成されたランドを具え、前記チップ部品を配線パターン上に接着剤を介して圧着する際に、チップ部品に与えられた熱と圧力によってチップ部からはみ出した液状樹脂を、前記ランドでせき止めることによりチップの側壁部に液状樹脂を廻らせる。



#### 【特許請求の範囲】

【請求項1】チップ部品の表面に形成された電極を基板上の実装領域に設けられた配線パターンの一部に圧着接合するようになされた配線基板において、前記基板上のチップ部品の投影面積より僅かに大きな範囲に、前記基板の配線パターンの一部で形成されたランドを具え、前記チップ部品を配線パターン上に異方導電性接着剤を介して圧着する際に、チップ部品に与えられた熱と圧力によってチップ部からはみ出した接着剤を、前記ランドでせき止めてなることを特徴とする配線基板。

#### 【発明の詳細な説明】

## [0001]

【発明の属する技術分野】本発明は、チップ部品等を実装するに適した配線基板に関し、半導体集積回路(IC)等でなるチップ形電子部品を実装するようになされた情報カード及びBGA(ボールグリッドアレイ)、CSP(チップサイズパッケージ)等に好適である。

#### [0002]

【従来の技術】近年、情報カードシステムの移動媒体と しては、記録情報のセキュリティ性を重視する観点か ら、半導体チップ等を搭載したICカードが多く用いら れるようになってきた。このICカードは接触式と非接 触式の大きく2種類に分けられる。 ICカードには情報 を記憶、計算、暗号化等するための電子部品(半導体チ ップ、コンデンサ等)や、親機(リードライトユニッ ト)と直接データをやり取りするための接触式 I Cカー ドでは、外部接続端子、非接触式ICカードにおいて は、電波等でデータを送受するためのアンテナ回路、及 び前記電子部品とアンテナ回路、接続端子等を電気的に 接続するための配線パターン、ハウジング材で構成され ている。この中で半導体チップと配線パターンの電気的 接続は、ワイヤボンディングによる接続が主流である が、一部異方導電性接着剤を採用したものもある。後者 の場合、半導体チップの実装領域に、同チップ上の電極 と相対する位置に設けた配線パターン、並びにこの配線 パターンと同等の厚みを有する圧力分散ランド(前記配 線パターンの一部の場合有り)または、圧着接合の際の 接着樹脂の流れを良くするためのダミーランド(圧力分 散ランドと同様に配線パターンの一部の場合有り)を設 けることは公知である。但し、どちらも半導体チップ部 品の実装領域内の規定であり、実装領域外に関するもの ではない。

### [0003]

【発明が解決しようとする課題】チップ部品の回路面を下向き(配線パターン側)にして、チップ部品と基板上の配線パターンとの間に異方導電性接着剤等を使用して圧着接合する際、チップ部品と配線パターンまたは基板の間に存在した接着剤の大半が流れ出てしまい、本来想定したチップ部品と配線基板との密着力が得られないという問題点がある。そこで、本発明は圧着接合の際接着

剤のはみ出しを抑制することで、チップ部品と配線パタ ーン及び基板との密着力向上を図ろうとするものであ る。

#### [0004]

【課題を解決するための手段】かかる問題点を解決する ために、本発明においては、チップ部品の圧着接合時に はみ出た接着剤を基板上の実装領域から僅か広いところ に、配線パターンと同等またはそれ以上の高さを有する ランドを形成し、これではみ出した接着剤をせき止める ようにした。このランドは、チップ部品の電極が接合す る基板上の配線パターンの一部や配線パターンとは独立 したダミーランドでも可能である。また、はみ出した接 着剤を効果的にせき止めるには、連続したランドでチッ プ部品の外周全体を覆うのが望ましいが、連続したラン ドが設けられない場合は、極力不連続部品の間隔を狭く することで、接着剤の外部への拡がり抵抗を増やしてや る必要がある。上述のランドで接着剤の拡がりをせき止 めることにより、接着剤がチップ部品の外周壁面部に付 着する。これにより、チップ部品の外壁面部に接着剤の フィレットが形成され、事実上接着面積が増加し、ひい てはチップ部品と配線パターン及び基板との接着力が向 上する。また、実装するチップ部品と上述のランドの間 隔を最適化することにより、実装位置合わせ時の位置確 認が容易となり、チップ部品の実装位置ズレ防止にも作 用する。すなわち本発明は、チップ部品の表面に形成さ れた電極を基板上の実装領域に設けられた配線パターン の一部に圧着接合するようになされた配線基板におい て、前記基板上のチップ部品の投影面積より僅かに大き な範囲に、前記基板の配線パターンの一部で形成された ランドを具え、前記チップ部品を配線パターン上に異方 導電性接着剤を介して圧着する際に、チップ部品に与え られた熱と圧力によってチップ部からはみ出した接着剤 を、前記ランドでせき止めてなることを特徴とする配線 基板に関する。

#### [0005]

【発明の実施の形態】以下図面を参照しながら本発明の実施の態様を説明する。なお各図面において対応部分に同一符号を付して示す。図1は情報カードの一例を示すもので、10は情報カード20の配線基板を示し、ガラスエポキシ基材でなる基板4A上に、厚さ12~40μ m程度の銅箔を熱圧着した後、エッチング処理を施すことによりアンテナコイル4B、配線パターン4C及び接着剤せき止め用ランド4D(図2)が、基板4Aの表面に形成する。ここでアンテナコイル4B、配線パターン4C及びせき止めランド4Dは、基板4Aの表面から突出している。図2において、配線パターン4C内の一部41、42は、チップ部品5Aの下面に設けた前記配線パターンの一部41、42と相対する位置に相当する接続パッド51、52と異方導電性接着シート6Aを介して接合されるようにされている。また、これと同時に形

成される接着剤せき止めランド4Dは、チップ部分を上方から下方(基板方向)に加熱押圧することで、チップ部品5Aと配線パターン4C(基板)間に存在する異方導電性シート6Aが軟化溶融することで潰され、異方導電性接着シート6A中に含まれる導電性粒子61を、チップ部品5Aの接続パッド51、52及び基板上の配線パターン4C(41、42)とに接触させて両者の導通を図るものである。その際、チップ部品5Aと基板上の配線パターン4C間の接着剤6Aの殆どは、軟化溶融することで実装領域から周囲にはみ出す。

【0006】しかしながら、基板上の配線パターン4 1、42と同等またはそれ以上の厚みを有するランド4 Dのために流れ出した接着剤6Aが、ランド部4Dでせ き止められ、チップ部品5Aの外周壁面に付着する。こ のことにより、図3のせき止めランド4Dなしに比べ て、異方導電性シート6Aの接着面積が増加し、密着力 が向上する。図4~図6は本発明の変形例を示したもの である。なお、上述の実施例においては、せき止めラン ド4Dが銅箔の場合について述べたが、本発明は銅箔エ ッチング回路に限らず、アルミ箔、ステンレス等の金属 箔のエッチング回路及び銀、またはカーボン等の導電性 ペーストの印刷回路、または銅やニッケル等のめっき回 路でも、同様の効果を得ることができる。また、上述の 実施例において、基板4A材質がガラスエポキシ、紙フ ェノールといった硬質基板のみならず、PET(ポリエ ステルテレフタレート)、PI (ポリイミド) といった フレキシブル基材に適用してもよい。 予め基板4A上 に台座4Eなる平らな突部を設けて、異方導電性シート 6A等でチップ部品5Aを実装する場合は、圧着接合時 に、はみ出る接着剤6Aを受けとめやすくするため、せ き止めランド4Dは台座4Eより高くする必要がある。 さらに、上述の例は、情報カード20内のチップ部品5 Aと基板4A上の配線パターン4Cとの接合について述

べたが、これに限らず、CSP(チップサイズパッケージ)、BGA(ボールグリッドアレイ)、PGA(ピングリッドアレイ)及び他の電子部品機器を構成する配線基板等に広く適用可能である。

#### [0007]

【発明の効果】叙上のように本発明によれば、基板上に 圧着接合時に、はみ出た接着剤をせき止めるランドを形成することにより、配線基板とチップ部品の密着力を高めることで信頼性を向上すると共に、チップ部品実装時の位置ズレを抑制し、簡単且つ正確に実装することが可能となる。

## 【図面の簡単な説明】

【図1】 本発明による配線基板の一実施例を示す斜視図。

【図2】 圧着接合時にはみ出る接着剤をせき止めるランドの作用の説明に供する部分断面図。

【図3】 従来の配線基板を示す部分的断面図。

【図4】 本発明のせき止めランドの変形例を示す平面図。

【図5】 本発明のせき止めランドの変形例を示す平面図。

【図6】 本発明のせき止めランドの変形例を示す平面図。

## 【符号の説明】

10配線基板20情報カード4A基板4Bアンテナ回路4C配線パターン4Dせき止ランド

4 E 台座

41、42 チップ部品接続パッドと相対する位置に設けられた配線パターンの一部

5A チップ部品


51、52 チップ

部品内の接続パッド


6 A 異方導電性接着剤又ははみ出た接着剤

【図2】

【図1】









Patent provided by Sughrue Mion, PLLC - http://www.sughrue.com

【図3】



【図4】



【図6】

